PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-115113

(43)Date of publication of application: 02.05.1995

(51)Int.CI.

H01L 21/66 G01R 31/26

(21)Application number: 06-206133

(71)Applicant : NEC CORP

(22)Date of filing:

09.08.1994

(72)Inventor: TSUJIIDE TORU

HISHII TOSHISUKE

NAKAIZUMI KAZUO

(30)Priority

Priority number: 05232386

Priority date: 25.08.1993


Priority country: JP


(54) SEMICONDUCTOR WAFER TESTING DEVICE AND TESTING METHOD

(57)Abstract:

PURPOSE: To subject chips on a wafer to measurement and burn-in by using a test substrate having a specific thermal expansion coefficient.

CONSTITUTION: A testing substrate 2 has the thermal expansion coefficient of 13 × 10-4° C or less, the substrate is made of silicon, which is same as the wafer 1 to be tested, and its back side is roughened by a glass substrate 13. On the testing substrate 2, a pad 4 is formed on the position corresponding to the pad 3 of the wafer 1, and a power source wire 7, a grounding wire 8, a chip selection wire 10 and the like are formed. The testing substrate 2, with the glass substrate 13 facing upward, is superposed on the wafer 1 to be tested, they are placed on a stage 14, and they are vacuum-chucked. At that point, the warpage of the wafer 1 to be tested is removed, and the pads 3 and 4 are conducted through the intermediary of an anisotropic conductive film 5. Then, the specific chip of the wafer to be tested is activated by an external signal, and output power is obtained.





LEGAL STATUS

[Date of request for examination]

09.08.1994


[Date of sending the examiner's decision of

07.10.1997

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]



(12)公開特許公報 (A)

(19)日本国特許庁(JP)

(11)特許出願公開番号

特開平7-115113

(43)公開日 平成7年(1995)5月2日

(51) Int.Cl. 6

識別記号

FΙ

H01L 21/66

H 7630-4M

GO1R 31/26

審査請求 有 請求項の数7 FD (全5頁)

(21)出願番号

特願平6-206133

(22)出願日

平成6年(1994)8月9日

(31)優先権主張番号 特願平5-232386

(32)優先日

平5(1993)8月25日

(33)優先権主張国

日本 (JP)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 辻出 徹

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 菱井 利祐

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 中泉 一雄

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 舘野 千惠子


(54) 【発明の名称】半導体ウエハの試験装置および試験方法

(57)【要約】

【目的】 ウエハ上に配列された多数の半導体チップを ウエハ状態のままで測定したりバーンインする。

【構成】 テスティング基板2を被試験ウエハ1と同じ 材質のシリコンウエハとし、ウエハ1のパッド3に対応 した位置にパッド4を形成し、両方のウエハ間の導通を 異方性導電膜5でとる。テスティング基板2には、電源 線7グランド線8等のバーンインに必要となる回路やウ エハ上の各々のチップの測定に必要な回路が形成されて いる。テスティング基板2はガラス基板13によって補 強され、また被試験ウエハ1は平坦なステージ14上で 真空チャックされ、ウエハの反りが除去され、テスティ ング基板2との重ね合わせがずれることなくできるよう になっている。





10

【特許請求の範囲】

【請求項1】 ウエハ上に配列された多数の半導体チッ プを一括して測定またはバーンインする半導体ウエハの 試験装置であって、熱膨張率が13×10╹╱℃以下の 材料よりなるテスティング基板上に被試験ウエハの各チ ップに対する電源供給回路、電源電流制限回路、チップ セレクト回路を含む能動回路が形成され、かつ被試験ウ エハ上のチップのボンディングパッドと対応して形成さ れたパッド上には異方性導電膜が被着形成されているこ とを特徴とする半導体ウエハの試験装置。

【請求項2】 熱膨張率が13×10 '/℃以下の材料 がシリコンである請求項1記載の半導体ウエハの試験装 置。

【請求項3】 テスティング基板は、裏面にガラス基板 を接着され、補強されている請求項1または請求項2に 記載の半導体ウエハの試験装置。

【請求項4】 テスティング基板には、被試験ウエハと の目合わせ用の微小孔が形成されている請求項1~3の いずれかに記載の半導体ウエハの試験装置。

【請求項5】 シリコンウエハを異方性エッチングして、 (111) 面 が四角錐状に現れたものとする請求項4記載の半導体ウ エハの試験装置。

【請求項6】 平坦なステージ上に載置した被試験ウエ ハ上に、異方性導電膜を介して各パッド同士の導通をと るように請求項1記載の試験装置を重ね、前記試験装置 と前記被試験ウエハとを押圧固定すると共に、外部信号 により前記被試験ウエハの特定のチップを活性化し、出 力を得ることを特徴とする半導体ウエハの試験方法。

【請求項7】 被試験ウエハは、多数の穴のあいたステ ージ上に載置され、真空吸引される請求項 6 記載の半導 体ウエハの試験方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体チップの測定およ びバーンイン試験に関し、特にウエハ状態で半導体チッ プを測定およびパーンインするための装置およびその方 法に関する。

[0002]

【従来の技術】従来、半導体デバイスは、シリコンウエ 40 ハ上にホトリソグラフィーの工程等により多数個のチッ プを形成し、ダイシングと称する切断・分離工程を経て 1個ずつペレットに分割し、ワイアボンディング工程、 樹脂封止工程を経てパッケージング品として完成する。 さらに各々のバッケージ品は高温度雰囲気 (例えば12 5℃)で短時間通電され、初期不良となるべきデバイス の排除が行われる。この工程はバーンイン工程と呼ば れ、ほとんどの半導体製品の製造工程の中に組み込まれ ている。パーンイン工程中はこのように熱的負荷と電気

れることが近年多くなっており、テスト・バーンイン等 の名称で呼ばれているが、目的とするところは初期不良 となるべきデバイスの排除をできるだけ正確に、かつ短 時間に行おうとするものである。このようなバーンイン 工程の前後や最終工程などにおいては、不良品を排除し たり、品質を確認するため、デバイスの測定がテスタ等 を用いて行われる。このようなデバイスの測定は、前述 したように、バッケージ品に完成させた後、テスタ等を 使って行われている。一方、ウエハ状態においてもプロ ーパとテスタを組み合わせて簡単なファンクション試験 は行われているが、高速なファンクション試験等は困難 な状況にある。

[0003]

【発明が解決しようとする課題】従来のバーンイン方法 では、上記のようにバッケージ品として完成した後バー ンインを行うため、バーンインによって不良となったデ バイスは、ワイアポンディング工程や樹脂封止工程を無 駄に行うこととなり、製造コスト増大の原因となってい た。また近年、MCMのように樹脂封止しない裸のチッ 目合わせ用の微小孔は、(100)面の 20 プを基板に実装する実装方法が多用されるようになり、 このようなチップに対するバーンイン技術の確立が求め られていた。またこの場合、ウエハから各々のチップに ダイシングする前のウエハ状態でパーンインすることが 最も前の工程でバーンインすることとなり、製造コスト 低減効果も大きく、その技術の確立が特に求められてい た。

> 【0004】また、従来、デバイスの測定も上記のよう にパッケージ品として完成した後に行うため、測定の 際、不良となったものをリダンダン回路などで救済する ことができないとか、またさらにデバイスが高集積化や 高速化などの進展をとげたため発生する問題があった。 即ち、高集積化という点では例えば64MDRAMなど の大容量メモリにおいては試験時間が数十時間もかかる ため、並列測定をする必要があるが、そのためにはドラ イパー回路の増設や大容量化などが必要となりテスタと しての価格が高くなるという問題があった。また、高速 化という点においては、テスタの測定系はデバイスにで きるだけ近くに配置することが望ましいが、従来のテス 夕の改良では限界もあり、また価格も高くなるという問 題があった。またさらに、ウエハ状態においても簡単な ファンクション試験はプローバなどを用いて行われてい るが、このような方法ではプローブ・カードの寄生容量 が大きく高速試験ができないなどの問題があった。この ため、テスタを高価格なものに改造する必要がなく、多 数個並列で高速なファンクション試験がウエハ状態のま までできる技術の確立が求められていた。

【0005】本発明は、このような従来の事情に対処し てなされたもので、ウエハ上に配列された多数の半導体 チップをウエハ状態のままでバーンインし、テスティン 的負荷が加えられるだけでなく、電気特性の測定も行わ 50 グすることの可能な試験装置および試験方法を提供する

3

こと、およびウエハ上に配列された多数の半導体チップ をウエハ状態のままで測定することが可能なウエハ試験 装置および試験方法を提供することを目的とする。

[0006]

【課題を解決するための手段】本発明は、ウエハ上に配列された多数の半導体チップを一括して測定またはパーンインする半導体ウエハの試験装置であって、熱膨張率が13×10 '/で以下の材料よりなるテスティング基板上に被試験ウエハの各チップに対する電源供給回路、電源電流制限回路、チップセレクト回路を含む能動回路 10 が形成され、かつ被試験ウエハ上のチップのボンディングパッドと対応して形成されたパッド上には異方性導電膜が被着形成されていることを特徴とする半導体ウエハの試験装置である。本発明の試験装置においては、熱膨張率が13×10 '/で以下の材料はシリコンであることが好ましく、また、テスティング基板は、裏面にガラス基板を接着され、補強されていることが望ましい。また、テスティング基板には、被試験ウエハとの目合わせ用の微小孔が形成され、その目合わせ用の微小孔が形成され、その目合わせ用の微小孔が形成され、その目合わせ用の微小孔が形成され、その目合わせ用の微小孔は、

(100) 面のシリコンウエハを異方性エッチングして 20 (111) 面が四角錐状に現れたものとするのが望まし い。

【0007】さらに、本発明によれば、平坦なステージ上に載置した被試験ウエハ上に、異方性導電膜を介して各パッド同士の導通をとるように前記の試験装置を重ね、前記試験装置と前記被試験ウエハとを押圧固定すると共に、外部信号により前記被試験ウエハの特定のチップを活性化し、出力を得ることを特徴とする半導体ウエハの試験方法が提供される。本発明の試験方法において、前記被試験ウエハは、多数の穴のあいたステージ上30に載置され、真空吸引されることが望ましい。

[0008]

【作用】本発明によれば、熱膨張率が13×10¹/℃ 以下の材料、例えばシリコンウエハをテスティング基板 として使用することにより、測定またはバーンインしよ うとする半導体チップをダイシングすることなく、ウエ ハの状態で測定またはバーンインすることができる。ま た、テスティング基板としてシリコンウエハを使用する ことにより、この上に半導体回路を形成して測定または バーンインしようとするウエハの各々の半導体チップに 40 電源を供給したり、特定のチップからの出力を取り出し たり等のバーンイン条件や測定条件の設定ができる。ま た異方性導電膜を用いてテスティング基板となるウエハ と被試験ウエハとの電気的接続を行っているため、プロ ーブ針などによる複雑な接続手段が必要でなく、またこ の接続は両者を押圧固定する手段を用いることでより確 実となる。さらにテスティング基板はガラス基板に接着 することにより、機械的強度を補強し、通常の取扱いに 十分耐えるものにすることができる。また、被試験ウエ ハを平坦なステージに真空チャックすることにより、ウ 50

エハが反っていた場合、反りを矯正し、テスティング基板となるウエハのパターンとの位置ずれを防止することができる。さらにテスティング基板となるウエハに微小孔をあけることにより、被試験ウエハのパターンをテスティング基板の上から観察でき、ウエハの重ね合わせの際、目合わせマークとして使用できる。ここで、テスティング基板として(100)面のシリコンウエハを用いると、異方性エッチングにより(111)面が四角錐状に現れるエッチングができ、微小な正方形の孔をあける

ことができる。 【0009】

【実施例】次に本発明の実施例について図面を参照して 説明する。

実施例1

図1は本発明によるバーンインのための試験装置の一例 の斜視図および断面図であり、図2はバーンインしよう とするウエハの斜視図である。図2のバーンインしよう とするウエハ (被試験ウエハ) 1上には、ホトリソグラ フィー工程などの半導体製造工程を経て複数個の半導体 チップが形成されている。図1に示す試験装置で、バー ンイン基板となるウエハ (テスティング基板) 2 は被試 験ウエハ1と同じ材質のシリコンウエハとし、その裏面 はガラス基板13を例えば静電接着法により接着されて 機械的強度の補強がされている。被試験ウエハ1の各々 の半導体チップのボンディングバッド3に対応した位置。 には表面に異方性導電膜5を有するバッド4がテスティ ング基板2上に形成されている。テスティング基板2上 にはパッド4から配線がほどこされ、パッドの半導体チ ップにおける機能に従って電源線7、グランド線8、 I / 〇線9、チップ選択線10等となる。電源線7はバー ンインされるチップが短絡状態となっても過電流が流れ ないよう電源供給を遮断するための回路11が形成され ている。本実施例においては、トランジスタのゲート電 圧を制御することによりトランジスタを非導通状態にし て電源供給を遮断する例を示しているが、そのほかにも 電源線7に拡散抵抗を直列に接続することによっても過 電流が流れることをある程度防ぐことができることはい うまでもない。また、テスティング基板2の各チップか らのチップ選択線10はバーンイン基板となるウエハ2 上に形成されたチツブ選択デコーダ12に接続され、外 部信号により特定のチップを活性化し、出力を得ること ができる。本発明のバーンイン方法を実施するにあたっ ては、図1 (b) にその断面図を示すように、多数の穴 15のあいたステージ14上に被試験ウエハ1を載置 し、その上に図1 (a) に示した試験装置をガラス基板 13が上になるように重ね合わせる。被試験ウエハ1の 反りは真空チャックすることで除去される。周囲を押圧 固定治具6により固定押圧すると、被試験ウエハ1のパ ッド3と試験装置のパッド4とは異方性導電膜5を介し て接続し、導通をとることができる。その後、試験装置

上で外部信号により被試験ウエハの特定のチップを活性化することで、出力を得ることができる。被試験ウエハ1に熱的ストレスを加えるため、ステージ14を介して加熱あるいは冷却を行ったり、あるいは本実施例の試験装置全体を恒温槽に入れて被試験ウエハ1に熱的ストレスを加えることができる。

【0010】実施例2

図3は本発明の第2の実施例のパーンインのための試験 装置およびそれを用いたウエハバーンイン方法を説明するための断面図である。テスティング基板16は(10 10 0)面のシリコンウエハとなっており、窒化硅素膜をマスクとして2ヵ所に正方形の開口をあけ、異方性エッチングを施すことにより、ウエハを貫通し(111)面が四角錐状に現れた微小孔21が形成されている。テスティング基板16には被試験ウエハ17の各チップのパッド18に対応してパッド19が形成され、両者の間は異方性導電膜20によって導通されている。前記微小孔21を目合わせマークとして使用することにより、テスティング基板16と被試験ウエハ17との位置合わせを容易に行うことができる。20

【0011】実施例3

図4は本発明によるウエハ状態における半導体チップの 測定のための試験装置の一例の斜視図である。試験装置 のテスティング基板 2、異方性導電膜 5、被試験ウエハ 1のそれぞれの構成については、実施例 1 に述べたもの と同じである。テスティング基板 2 には、実施例 1 で述 べたような能動回路が形成されているほか、被試験ウエ ハ1の各々の半導体チップを並列的にかつ高速に測定す るための回路や、測定結果を記憶するためのメモリが集 積化されている。テスティング基板 2 からの入出力線は フレキシブルブリント基板 2 3 を経由してテスタヘッド 2 4 に接続され、テスタ本体 2 5 によって制御される。 テスティング基板 2 には上述したような測定系回路が組 み込まれているため、テスタは安価なテスタを使うこと ができる。

[0012]

【発明の効果】以上説明したように、本発明によれば、 ウエハ上に配列された多数の半導体チップをウエハ状態 のままで容易に、かつ高い信頼性を有してバーンイン し、測定することができる。また、従来であれば、テスタ側でデバイスの高機能化に伴う測定系の高機能化を計らなければならないところを、本発明によればテスティング基板に測定系の回路を集積化したので、安価なテスタで高機能なデバイスの並列的かつ高速な測定をウエハ状態のままでできるという効果を有する。

【図面の簡単な説明】

【図1】本発明によるバーンインのための試験装置の一実施例の斜視図および断面図である。

0 【図2】被試験ウエハの一例の斜視図である。

【図3】本発明によるバーンインのための試験装置の別の一実施例の断面図である。

【図4】本発明によるウエハ状態における半導体チップ の測定のための試験装置の一実施例の斜視図である。

【符号の説明】

- 1 被試験ウエハ
- 2 テスティング基板
- 3, 4 パッド
- 5 異方性導電膜
- 20 6 押圧固定治具
 - 7 電源線
 - 8 グランド線
 - 9 I/O線
 - 10 チップ選択線
 - 11 電源供給遮断回路
 - 12 チップ選択デコーダ
 - 13 ガラス基板
 - 14 ステージ
 - 15 穴
- 00 16 テスティング基板
 - 17 被試験ウエハ
 - 18, 19 パッド
 - 20 異方性導電膜
 - 21 微小孔
 - 22 ガラス基板
 - 23 フレキシブルプリント基板
 - 24 テスタ・ヘッド
 - 25 テスタ本体

【図3】

